SN74AHCT573DWR

Name: Texas Instruments SN74AHCT573DWR
Brand: Texas Instruments
SKU: 595-SN74AHCT573DWR
Price: 21.96 TWD
Availability: InStock

影像僅供參考
請參閱產品規格

Mouser 編號：

595-SN74AHCT573DWR

製造商編號：

SN74AHCT573DWR

製造商：

Texas Instruments

說明：

插銷 Tri-St Octal D-Type A 595-SN74AHCT573DW A 595-SN74AHCT573DW

規格書:

SN74AHCT573DWR 規格書

ECAD模型:

下載免費的庫載入器，為ECAD工具轉換此文件。瞭解更多關於 ECAD 型號的資訊。

更多資訊

瞭解更多關於Texas Instruments SN74AHCT573DWR的資訊

庫存量: 5,943

庫存：: 5,943 可立即送貨

發生意外錯誤了。請稍後再試。
工廠前置作業時間：: 6 週工廠預計生產時間數量大於所顯示的數量。

輸入數量：

最少： 1 多個： 1

單價:

NT$-.--

總價:

NT$-.--

估計關稅:

包裝:

完整捲（訂購多個2000）

帶狀裁切

MouseReel™ (+NT$215.00)

Pricing (TWD)

數量	單價	總價
零卷 / MouseReel™ ^†
	NT$21.96	NT$21.96
	NT$15.48	NT$154.80
	NT$13.90	NT$347.50
	NT$12.13	NT$1,213.00
	NT$11.27	NT$2,817.50
	NT$10.76	NT$5,380.00
	NT$10.55	NT$10,550.00
完整捲（訂購多個2000）
	NT$10.40	NT$20,800.00
	NT$9.61	NT$38,440.00

† NT$215.00 MouseReel™費用將加入您的購物車內並自動計算。所有MouseReel™訂單均不能取消和不能退換。 ↩

備用包裝

製造商元件編號:

SN74AHCT573DW

包裝:

Tube

供貨情況:

庫存量

價格:

NT$47.16

最小值:

相似產品

製造商：

Texas Instruments

製造商編號：

SN74AHCT573DW

說明：

插銷 Tri-St Octal D-Type

壽命週期:

壽命結束: 計劃停產且製造商將停止供貨。

與當前零件比較

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

商品屬性	屬性值	選擇屬性
製造商:	Texas Instruments
產品類型:	插銷
RoHS:
邏輯類型:	True
邏輯系列:	AHCT
電路數:	8 Circuit
輸出行數:	1 Line
封裝/外殼:	SOIC-20
極性:	Non-Inverting
傳播延遲時間:	8 ns
靜止電流:	4 uA
低電平輸出電流:	32 mA
高電平輸出電流:	- 8 mA
電源電壓 - 最小值:	4.5 V
電源電壓 - 最大值:	5.5 V
最低工作溫度:	- 40 C
最高工作溫度:	+ 125 C
封裝:	Reel
封裝:	Cut Tape
封裝:	MouseReel
品牌:	Texas Instruments
組裝國家:	Not Available
擴散國:	Not Available
原產國:	MY
安裝風格:	SMD/SMT
通道數:	8 Channel
輸入行數:	3 Line
產品類型:	Latches
系列:	SN74AHCT573
原廠包裝數量:	2000
子類別:	Logic ICs
每件重量:	500.700 mg

找到產品:

若要顯示類似商品，請選取至少一個核選方塊

至少選中以上一個核取方塊以顯示在此類別中類似的產品。

所選屬性: 0

篩選文檔:

Product Catalogs

此功能需要啟用JavaScript。

CNHTS:: 8542399000
CAHTS:: 8542390000
USHTS:: 8542390090
JPHTS:: 8542390990
TARIC:: 8542319000
MXHTS:: 8542310399
ECCN:: EAR99

SN74AHCT573 Octal Transparent D-Type Latches

Texas Instruments SN74AHCT573 Octal Transparent D-Type Latches that include inputs that are TTL-voltage compatible. The Q outputs follow the data (D) inputs when the latch-enable (LE) input is high. The Q outputs are latched at the logic levels of the D inputs when LE is low.